【基于FPGA的串口传图SDRAM缓存VGA显示】简介
在DE2开发板上 , 使用串口接收PC上的Qt程序发送的640*480彩色图片 , 以格式存入SDRAM , 通过VGA显示在屏幕上 。
开发板:DE2
开发工具: II 13.0 +10.5 SE
全局时钟:50M
VGA时钟:25M
SDRAM时钟:100M
总体结构
上图是系统的总体结构 , 省略了PLL模块 , 实际上两个fifo都在SDRAM控制器内部 。
一共5个模块:PLL、串口接收、数据合并、SDRAM控制器、VGA控制器
模块介绍
![基于FPGA的串口传图SDRAM缓存VGA显示](http://img.gansulong.com/230624/0T64U094-0.jpg)
文章插图
PLL模块负责生成三路时钟:
串口接收模块
波特率:
数据位:8
校验:无
停止位:1
串口模块负责接收PC发送的数据 。
串口模块还是用之前的 , 不做修改 。接口如下:
module uart_rx(inputclk,inputrst_n,// uart rxinputrx,// output data & validoutput regvalid,output reg [7:0]data);
数据合并模块
由于使用格式存储彩色图片 , 所以要把串口接收到的单字节数据合并为16bit位宽的格式数据 。接口如下:
module data_merge(inputclk,inputrst_n,// input data & validinputiValid,input[7:0]iData,// output data & validoutput regoValid,output reg[15:0]oData);
![基于FPGA的串口传图SDRAM缓存VGA显示](http://img.gansulong.com/230624/0T64S344-1.jpg)
文章插图
sdram控制器模块
SDRAM控制器模块负责存储图片 , 该SDRAM控制器是大佬写的 , 不过其本质上是根据友晶提供的SDRAM控制器改良的 , 咱要站在巨人的肩膀上前行 。接口如下:
module Sdram_Control_2Port(// HOST SideinputREF_CLK;//sdram control clockinputOUT_CLK;//sdram output clockinputRESET_N;//System Reset// FIFO Write Side 1input[`DSIZE-1:0]WR_DATA;//Data inputinputWR;//Write Requestinput [`ASIZE-1:0]WR_MIN_ADDR;//Write start addressinput [`ASIZE-1:0]WR_MAX_ADDR;//Write max addressinput [8:0]WR_LENGTH;//Write lengthinputWR_LOAD;//Write register load & fifo clearinputWR_CLK;//Write fifo clock// FIFO Read Side 1output[`DSIZE-1:0]RD_DATA;//Data outputinputRD;//Read Requestinput [`ASIZE-1:0]RD_MIN_ADDR;//Read start addressinput [`ASIZE-1:0]RD_MAX_ADDR;//Read max addressinput [8:0]RD_LENGTH;//Read lengthinputRD_LOAD;//Read register load & fifo clearinputRD_CLK;//Read fifo clock//STATUS Sideoutputbusy;// SDRAM Sideoutput[`ROWSIZE-1:0]SA;//SDRAM address outputoutput[1:0]BA;//SDRAM bank addressoutputCS_N;//SDRAM Chip SelectsoutputCKE;//SDRAM clock enableoutputRAS_N;//SDRAM Row address StrobeoutputCAS_N;//SDRAM Column address StrobeoutputWE_N;//SDRAM write enableinout[`DSIZE-1:0]DQ;//SDRAM data busoutput[`DSIZE/8-1:0]DQM;//SDRAM data mask linesoutputSDR_CLK;//SDRAM clock);
VGA控制器模块
VGA控制器负责产生VGA时序 , 驱动显示屏 。
使用友晶资料盘里面的VGA控制器 。接口如下:
module VGA_Ctrl (// Host Sideinput[7:0] iRed;input[7:0] iGreen;input[7:0] iBlue;output[20:0] oAddress;output[10:0] oCurrent_X;output[10:0] oCurrent_Y;outputoRequest;// VGA Sideoutput[7:0] oVGA_R;output[7:0] oVGA_G;output[7:0] oVGA_B;output regoVGA_HS;output regoVGA_VS;outputoVGA_SYNC;outputoVGA_BLANK;outputoVGA_CLOCK;// Control SignalinputiCLK;inputiRST_N; );
顶层模块例化上面这些模块即可 。
Qt上位机程序
自己用Qt写了一个串口传图程序 , 可以读取640*480分辨率的彩色图片 , 将格式的图片转 , 再通过串口发送 , 如图:
效果演示
- 与信息比率的区别 【从零开始玩量化11】夏普比率
- 如何养出优质的短视频账号?做好四个指标,账号才能越来越好
- 丝带头花,职业头花一般用多宽的丝带
- 福建房价排行榜2019,福建南平房价
- 福建有钱人排名,中国富人排行榜及华人排行榜顺带全世界的?
- 丝巾洗后变皱了怎么办,洗的衬衫变皱了怎么办
- 东魁杨梅,东魁杨梅苗价格
- 丝杆电机选型计算公式,请问丝杠的选型怎么计算
- 「花语小讲堂」玫瑰,爱情之花
- Excel Speedoffice如何计算指定日期后续N天的日期