计算机快闪记忆体设备 NAND _生活百科

文章插图
NAND(计算机快闪记忆体设备)【计算机快闪记忆体设备 NAND】NAND快闪记忆体是一种比硬碟驱动器更好的存储设备，在不超过4GB的低容量套用中表现得尤为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，NAND被证明极具吸引力。NAND快闪记忆体是一种非易失性存储技术，即断电后仍能保存数据。它的发展目标就是降低每比特存储成本、提高存储容量。
基本介绍中文名：NAND
外文名：NAND flash memory
性质：比硬碟驱动器更好的存储方案
优势：功耗更低、重量更轻和性能更佳
工作原理：结合了EPROM和EEPROM结构
功能：数据存储
基本介绍工作原理快闪记忆体结合了EPROM的高密度和EEPROM结构的变通性的优点。

文章插图
EPROM是指其中的内容可以通过特殊手段擦去，然后重新写入。其基本单元电路如下图所示。常採用浮空栅雪崩注入式MOS电路，简称为FAMOS 。它与MOS电路相似，是在N型基片上生长出两个高浓度的P型区，通过欧姆接触分别引出源极S和漏极D 。在源极和漏极之间有一个多晶硅栅极浮空在绝缘层中，与四周无直接电气联接。这种电路以浮空栅极是否带电来表示存1或者0，浮空栅极带电后（例如负电荷），就在其下面，源极和漏极之间感应出正的导电沟道，使MOS管导通，即表示存入0.若浮空栅极不带电，则不能形成导电沟道，MOS管不导通，即存入1 。EEPROM基本存储单元电路的工作原理如图2.2所示。与EPROM相似，它是在EPROM基本单元电路的浮空栅极的上面再生成一个浮空栅，前者称为第一级浮空栅，后者称为第二级浮空栅。可给第二级浮空栅引出一个电极，使第二级浮空栅极接某一电压VG 。若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。若使VG为负电压，强使第一浮空栅极的电子散失，即擦除。擦除后可重新写入。

文章插图
EPROM基本单元结构快闪记忆体的基本单元电路与EEPROM类似，也是由双层浮空栅MOS管组成。但是第一层栅介质很薄，作为隧道氧化层。写入方法与EEPROM相同，在第二级浮空栅加正电压，使电子进入第一级浮空栅。读出方法与EPROM相同。擦除方法是在源极加正电压利用第一级浮空栅与漏极之间的隧道效应，将注入到浮空栅的负电荷吸引到源极。由于利用源极加正电压擦除，因此各单元的源极联在一起，这样，擦除不能按位元组擦除，而是全片或者分块擦除。随着半导体技术的改进，快闪记忆体也实现了单电晶体设计，主要就是在原有的电晶体上加入浮空栅和选择栅，

文章插图
EEPROM单元结构NAND快闪记忆体阵列分为一系列128kB的区块(block)，这些区块是NAND器件中最小的可擦除实体。擦除一个区块就是把所有的位(bit)设定为“1”(而所有位元组(byte)设定为FFh) 。有必要通过编程，将已擦除的位从“1”变为“0” 。最小的编程实体是位元组(byte) 。一些NOR快闪记忆体能同时执行读写操作(见下图1) 。虽然NAND不能同时执行读写操作，它可以採用称为“映射(shadowing)”的方法，在系统级实现这一点。这种方法在个人电脑上已经沿用多年，即将BIOS从速率较低的ROM载入到速率较高的RAM上。

文章插图
NAND快闪记忆体单元结构传输速率NAND快闪记忆体卡的读取速度远大于写入速度。当晶片磨损，抹除与程式的操作速度会降到相当慢。传递多个小型档案时，若是每个档案长度均小于快闪记忆体晶片所定义的区块大小时，就可能导致很低的传输速率。访问的迟滞也会影响性能，但还是比硬碟的迟滞影响小。快闪记忆体控制器的质量也是影响性能的因素之一。即使快闪记忆体只有在製造时做缩小晶粒(die-shrink)的改变，但如果欠缺合适的控制器，就可能引起速度的降级。不同种类、不同工艺、不同技术水平的NAND快闪记忆体在读写速率上存在差异。同时，快闪记忆体产品的读写性能也与读写方式有关。一般快闪记忆体的数据接口为8位或者16位，其中8位较为常见。如果产品支持多通道并行读写，那幺就会有更高的速度。优势NAND的效率较高，是因为NAND串中没有金属触点。NAND快闪记忆体单元的大小比NOR要小(4F2：10F2)的原因，是NOR的每一个单元都需要独立的金属触点。NAND与硬碟驱动器类似，基于扇区(页)，适合于存储连续的数据，如图片、音频或个人电脑数据。虽然通过把数据映射到RAM上，能在系统级实现随机存取，但是，这样做需要额外的RAM存储空间。此外，跟硬碟一样，NAND器件存在坏的扇区，需要纠错码(ECC)来维持数据的完整性。存储单元面积越小，裸片的面积也就越小。在这种情况下，NAND就能够为当今的低成本消费市场提供存储容量更大的快闪记忆体产品。NAND快闪记忆体用于几乎所有可擦除的存储卡。NAND的复用接口为所有最新的器件和密度都提供了一种相似的引脚输出。这种引脚输出使得设计工程师无须改变电路板的硬体设计，就能从更小的密度移植到更大密度的设计上。与NOR快闪记忆体比较NAND快闪记忆体的优点在于写(编程)和擦除操作的速率快，而NOR的优点是具有随机存取和对位元组执行写(编程)操作的能力(见下图图2) 。NOR的随机存取能力支持直接代码执行(XiP)，而这是嵌入式套用经常需要的一个功能。NAND的缺点是随机存取的速率慢，NOR的缺点是受到读和擦除速度慢的性能制约。NAND较适合于存储档案。如今，越来越多的处理器具备直接NAND接口，并能直接从NAND(没有NOR)导入数据。编程速度快、擦除时间短NAND的真正好处是编程速度快、擦除时间短。NAND支持速率超过5Mbps的持续写操作，其区块擦除时间短至2ms，而NOR是750ms 。显然，NAND在某些方面具有绝对优势。然而，它不太适合于直接随机存取。对于16位的器件，NOR快闪记忆体大约需要41个I/O引脚；相对而言，NAND器件仅需24个引脚。NAND器件能够复用指令、地址和数据汇流排，从而节省了引脚数量。复用接口的一项好处，就在于能够利用同样的硬体设计和电路板，支持较大的NAND器件。由于普通的TSOP-1封装已经沿用多年，该功能让客户能够把较高密度的NAND器件移植到相同的电路板上。NAND器件的另外一个好处显然是其封装选项：NAND提供一种厚膜的2Gb裸片或能够支持最多四颗堆叠裸片，容许在相同的TSOP-1封装中堆叠一个8Gb的器件。这就使得一种封装和接口能够在将来支持较高的密度。NOR快闪记忆体的随机存取时间为0.12ms，而NAND快闪记忆体的第一位元组随机存取速度要慢得多以2Gb NAND器件为例，它由2048个区块组成，每个区块有64个页2GB NAND快闪记忆体包含2,048个区块基本操作每一个页均包含一个2048位元组的数据区和64位元组的空闲区，总共包含2,112位元组。空闲区通常被用于ECC、耗损均衡(wear leveling)和其它软体开销功能，儘管它在物理上与其它页并没有区别。NAND器件具有8或16位接口。通过8或16位宽的双向数据汇流排，主数据被连线到NAND存储器。在16位模式，指令和地址仅仅利用低8位，而高8位仅仅在数据传输周期使用。擦除区块所需时间约为2ms 。一旦数据被载入暂存器，对一个页的编程大约要300μs 。读一个页面需要大约25μs，其中涉及到存储阵列访问页，并将页载入16,896位暂存器中。接口由6个主要控制信号构成除了I/O汇流排，NAND接口由6个主要控制信号构成：1.晶片启动(Chip Enable, CE#)：如果没有检测到CE信号，那幺，NAND器件就保持待机模式，不对任何控制信号作出回响。2.写使能(Write Enable, WE#): WE#负责将数据、地址或指令写入NAND之中。3.读使能(Read Enable, RE#): RE#允许输出数据缓冲器。4.指令锁存使能(Command Latch Enable, CLE): 当CLE为高时，在WE#信号的上升沿，指令被锁存到NAND指令暂存器中。5.地址锁存使能(Address Latch Enable, ALE)：当ALE为高时，在WE#信号的上升沿，地址被锁存到NAND地址暂存器中。6.就绪/忙(Ready/Busy, R/B#)：如果NAND器件忙，R/B#信号将变低。该信号是漏极开路，需要採用上拉电阻。数据每次进/出NAND暂存器都是通过16位或8位接口。当进行编程操作的时候，待编程的数据进入数据暂存器，处于在WE#信号的上升沿。在暂存器内随机存取或移动数据，要採用专用指令以便于随机存取。数据暂存器输出数据的方式数据暂存器输出数据的方式与利用RE#信号的方式类似，负责输出现有的数据，并增加到下一个地址。WE#和RE#时钟运行速度极快，达到30ns的水準。当RE#或CE#不为低的时候，输出缓冲器将为三态。这种CE#和RE#的组合使能输出缓冲器，容许NAND快闪记忆体与NOR、SRAM或DRAM等其它类型存储器共享数据汇流排。该功能有时被称为“无需介意晶片启动(chip enable don't care)” 。这种方案的初衷是适应较老的NAND器件，它们要求CE#在整个周期为低(译注：根据上下文改写) 。输入暂存器接收到页编程(80h)指令时，内部就会全部重置为1s，使得用户可以只输入他想以0位编程的数据位元组带有随机数据输入的编程指令。该指令只需要后面跟随着数据的2个位元组的地址指令周期所有NAND操作开始时，都提供一个指令周期当输出一串WE#时钟时，通过在I/O位7：0上设定指令、驱动CE#变低且CLE变高，就可以实现一个指令周期。注意：在WE#信号的上升沿上，指令、地址或数据被锁存到NAND器件之中。如表1所示，大多数指令在第二个指令周期之后要占用若干地址周期。注意：复位或读状态指令例外，如果器件忙，就不应该传送新的指令。注意：因为最后一列的位置是2112，该最后位置的地址就是08h(在第二位元组中)和3Fh(在第一位元组中) 。PA5:0指定区块内的页地址，BA16:6指定区块的地址。虽然大多编程和读操作需要完整的5位元组地址，在页内随机存取数据的操作仅仅用到第一和第二位元组。块擦除操作仅仅需要三个最高位元组(第三、第四和第五位元组)来选择区块。总体而言，NAND的基本操作包括：复位(Reset, FFh)操作、读ID(Read ID, 00h)操作、读状态(Read Status, 70h)操作、编程(Program)操作、随机数据输入(Random data input, 85h)操作和读(Read)操作等。连线到处理器选择内置NAND接口的处理器或控制器的好处很多。如果没有这个选择，有可能在NAND和几乎任何处理器之间设计一个“无粘接逻辑(glueless)”接口。NAND和NOR快闪记忆体的主要区别是复用地址和数据汇流排。该汇流排被用于指定指令、地址或数据。CLE信号指定指令周期，而ALE信号指定地址周期。利用这两个控制信号，有可能选择指令、地址或数据周期。把ALE连线到处理器的第五地址位，而把CLE连线到处理器的第四地址位，就能简单地通过改变处理器输出的地址，任意选择指令、地址或数据。这容许CLE和ALE在合适的时间自动设定为低。为了提供指令，处理器在数据汇流排上输出想要的指令，并输出地址0010h；为了输出任意数量的地址周期，处理器仅仅要依次在处理器地址0020h之后输出想要的NAND地址。注意，许多处理器能在处理器的写信号周围指定若干时序参数，这对于建立合适的时序是至关重要的。利用该技术，你不必採用任何粘接逻辑，就可以直接从处理器存取指令、地址和数据。多层单元多层单元(MLC)的每一个单元存储两位，而传统的SLC仅仅能存储一位。MLC技术有显着的密度优越性，然而，与SLC相比(表3)，其速度或可靠性稍逊。因此，SLC被用于大多数媒体卡和无线套用，而MLC器件通常被用于消费电子和其它低成本产品。NAND需要ECC以确保数据完整性。NAND快闪记忆体的每一个页面上都包括额外的存储空间，它就是64个位元组的空闲区(每512位元组的扇区有16位元组) 。该区能存储ECC代码及其它像磨损评级或逻辑到物理块映射之类的信息。ECC能在硬体或软体中执行，但是，硬体执行有明显的性能优势。在编程操作期间，ECC单元根据扇区中存储的数据来计算误码校正代码。数据区的ECC代码然后被分别写入到各自的空闲区。当数据被读出时，ECC代码也被读出；运用反操作可以核查读出的数据是否正确。有可能採用ECC算法来校正数据错误。能校正的错误的数量取决于所用算法的校正强度。在硬体或软体中包含ECC，就提供了强大的系统级解决方案。最简单的硬体实现方案是採用简单的汉明(Simple Hamming)码，但是，只能校正单一位错误。瑞德索罗门(Reed-Solomon)码提供更为强大的纠错，并被控制器广为採用。此外，BCH码由于比瑞德索罗门方法的效率高，套用也日益普及。LSI SHIELD技术採用多级ECC模式，对SSD进行最佳化的高级纠错功能解决NAND快闪记忆体存储器的可靠性降低和使用寿命缩短等问题。要用软体执行NAND快闪记忆体的区块管理。该软体负责磨损评级或逻辑到物理映射。该软体还提供ECC码，如果处理器不包含ECC硬体的话。编程或擦除操作之后，重要的是读状态暂存器，因为它确认是否成功地完成了编程或擦除操作。如果操作失败，要把该区块标记为损坏且不能再使用。以前已编写进去的数据要从损坏的区块中搬出，转移到新的(好的)存储块之中。2Gb NAND的规範规定，它可以最多有40个坏的区块，这个数字在器件的生命周期(额定寿命为10万次编程/擦除周期)内都适用。一些有坏块的NAND器件能够出厂，主要就归根于其裸片面积大。管理器件的软体负责映射坏块并由好的存储块取而代之。软体通过扫描块可以确定区块的好坏利用工厂对这些区块的标记，软体通过扫描块可以确定区块的好坏。坏块标记被固定在空闲区的第一个位置(列地址2048) 。如果在0或1页的列地址2048上的数据是“non-FF”，那幺，该块要标记为坏，并映射出系统。初始化软体仅仅需要扫描所有区块确定以确定哪个为坏，然后建一个坏块表供将来参考。小心不要擦除坏块标记这一点很重要。工厂在宽温和宽电压範围内测试了NAND；一些由工厂标记为坏的区块可能在一定的温度或电压条件下仍然能工作，但是，将来可能会失效。如果坏块信息被擦除，就无法再恢复。其他另外，NAND在某些地方，尤其是数字电路，和vhdl等一些描述语言中代表与非，或是与非门的意思------------------------------------NAND工作原理与磁性的HDD不同，NAND必须处于数据可以被写入的状态，没有HDD所具有的“位写入”（write-in-place）功能。如果数据已经被写在NAND上，那幺该数据必须被擦除NAND才能接受新的数据。擦除是一个破环薄层材质的过程。NAND机构的简单解释起到了对此稍做澄清的作用，虽然这仍然令人困惑。NAND记忆体实质上由被称为页（page）和区块（block）的两类结构组成。每页最常见是4/2 KB（可以是其它大小，但这是最常见的），代表一个读取和写入单元。多个页组成32/128 KB或者128/512 KB的区块。NAND读取和写入是在页的级别上被执行的。相反，擦除是在区块级别上被执行的。