文章插图
3)时序图
文章插图
波形图(CP,D,Q)4.脉冲特性1)建立时间由于CP信号是加到门G3和G4上的,因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来 。输入信号到达D端以后,要经过一级门电路的传输延迟时间G5的输出状态才能建立起来,而G6的输出状态需要经过两级门电路的传输延迟时间才能建立,因此D端的输入信号必须先于CP的上升沿到达,而且建立时间应满足:tset≥2tpd 。2)保持时间为实现边沿触发,应保证CP=1期间门G5的输出状态不变,不受D端状态变化的影响 。为此,在D=0的情况下,当CP上升沿到达以后还要等门G3输出的低电平返回到门G5的输入端以后,D端的低电平才允许改变 。因此输入低电平信号的保持时间为tHL≥tpd 。在D=1的情况下,由于CP上升沿到达后G4的输出将G3封锁,所以不要求输入信号继续保持不变,故输入高电平信号的保持时间tHH=0 。3)传输延迟时间从CP上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间tPLH分别是:tPHL=3tpdtPLH=2tpd 。4)最高时钟频率:为保证由门G1~G4组成的同步RS触发器能可靠地翻转,CP高电平的持续时间应大于 tPHL,所以时钟信号高电平的宽度tWH应大于tPHL 。而为了在下一个CP上升沿到达之前确保门G5和G6新的输出电平得以稳定地建立,CP低电平的持续时间不应小于门G4的传输延迟时间和tset之和,即时钟信号低电平的宽度tWL≥tset+tpd 。
文章插图
D触发器在实际集成触发器中,每个门传输时间是不同的,并且作了不同形式的简化,因此上面讨论的结果只是一些定性的物理概念 。其真实参数由实验测定 。
文章插图
D触发器在考虑建立保持时间时,应该考虑时钟树向后偏斜的情况,在考虑建立时间时应该考虑时钟树向前偏斜的情况 。在进行后仿真时,最大延迟用来检查建立时间,最小延时用来检查保持时间 。建立时间的约束和时钟周期有关,当系统在高频时钟下无法工作时,降低时钟频率就可以使系统完成工作 。保持时间是一个和时钟周期无关的参数,如果设计不合理,使得布局布线工具无法布出高质量的时钟树,那幺无论如何调整时钟频率也无法达到要求,只有对所设计系统作较大改动才有可能正常工作,导致设计效率大大降低 。因此合理的设计系统的时序是提高设计质量的关键 。在可程式器件中,时钟树的偏斜几乎可以不考虑,因此保持时间通常都是满足的 。5.语言设计使用VHDL语言设计D触发器LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY dflipflop ISPORT (D,C : IN STD_LOGIC; Q : OUT STD_LOGIC);END dflipflop;ARCHITECTURE Behavior OF dflipflop ISBEGINPROCESS( C )BEGINIF C'EVENT AND C='1' THENQ<=D;END IF;END PROCESS;END Behavior;使用Verilog HDL语言实现D触发器(带R、S端)//门级module cfq(s,r,d,clk,q,qbar);input s,r,d,clk;output q,qbar;wire na1,na2,na3,na4;nandnand1(na1,s,na4,na2),nand2(na2,r,na1,clk),nand3(na3,na2,clk,na4),nand4(na4,na3,r,d),nand5(q,s,na2,qbar),nand6(qbar,q,r,na3);endmodule或//行为级module dff_rs_async(clk,r,s,d,q);input clk,r,s,d;output q;reg q;always@(posedgeclk or posedge r or posedge s)beginif(r) q<=1'b0;else if(s) q<=1'b1;else q<=d;endendmoduled触发器晶片有:双D触发器74LS7474LS364八D触发器(三态)7474、74 H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74双D型正沿触发器(带预置和清除端)74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174 六D型触发器(带清除端)74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175 四D型触发器(带清除端)74273、74LS273、74S273、74F273、74ALS273、74HC273 八D型触发器(带清除端)74LS377、74F377、74S3777 八D 触发器74LS378、74F378、74S378、74HC378 六D 触发器 74LS379、74F379、74S379、74HC379八D 触发器
- 浙大优学·国小期中期末培训卷:数学
- 乔家的儿女中乔祖望的扮演者是谁
- 个体户个人所得税如何申报
- 超激斗梦境如何搬砖换人民币
- 微信应该怎么删除小程序
- 三国中槽子称大象用了什么办法
- 蜂蜜是否可以带上飞机
- 海鲜菇可以放冰箱里几天
- 适合鼓励自己的句子
- 鱼喂食方法