(1)Off:禁止优化,当使用正式的验证流程时,建议设置为None 。
(2)Speed:优化逻辑,以改善性能 。
(3)Area:优化逻辑,以减少面积的利用率;这个选项只使用于V4 。
(4)Power:优化逻辑,以减少动态功耗 。
注意:当运行全局优化时,必须设置裁剪无连接信号和复制逻辑运行逻辑层减少为True 。
l、重定时(,只支持V5、V6、S6和S7):只有当全局优化选项被设置为True时此选项可用 。当此选项被设置为True时,寄存器通过逻辑向前或向后移动来
平衡输出延时,提高全局的时钟频率 。由于这个过程,寄存器的整体数目可能被改动,默认选择是Flase 。
m、移除等效寄存器(,只支持V5、V6、V4和S7):只有当全局优化选项被设置为True时此选项可用 。当此选项被设置为True时,通
过检查有冗余功能的寄存器,看移除后是否增加时钟频率 。此选项默认为True 。
n、忽略用户时序约束( User):此属性在布线过程中控制用户时序约束 。指定时序约束的基本方法是在UCF文件中输入它 们 。查看详细的
时间约束信息 。如果此属性选择为Flase,根据用户UCF文件内指定的时序约束、映射填充和布局 。如果为True,在映射过程中,忽略 UCF文件中指定的时序约
束 。
(1)对于V4器件,布局布线会在无时序约束的情况下运行 。时序模式属性会是无时序驱动模式 。
(2)对于V5器件,时序模式属性的设置决定映射是否自动产生时序约束文件来控制填充和布局,还是在无时序约束下运行 。
o、时序模式( Mode):当使能忽略用户约束属性,此功能可用:
(1)无时序驱动(None):在此模式时,忽略用户约束文件(UCF)中指定的而时序约束 。填充和布局会在无时序约束的情况下运行 。这个选项
会使映射过程更快,但是产生的输出的时候不考虑时序约束 。
(2)性能评估( ):这个选项启动性能评估属性 。在此模式时,忽略在用户约束文件中指定的时序约束 。相反,在映射的过程中,自动生
成用于所有内部时钟的时序约束和动态调整以提高性能 。这种模式时用来评价设计中的真实器件的性能 。
注意:默认时,属性设置为性能评估,用于V5器件;对于其他器件,属性设置为无时序驱动 。
p、移除无连接信号(Trim):在映射前指定是否去除设计中的无连接元件和网络 。当不选择此选项时,可以估计逻辑设计所要求资源和获取部
分完成设计的时序信息 。当执行一个未完成的设计,设置此属性为Flase来映射未连接的元件和网络 。默认设置为True 。
q、复制逻辑来允许减少逻辑门( Logic to Allow Logic Level ):指定是否复制逻辑,例如,复制一个驱动多个负载的驱动器,每个单独的元件驱
动一些负载 。才选项可用来建立映射策略 。可能更容易的满足设计者的时序约束 。它减少了一些信号必须通过的逻辑单元,从而消 除路径延误 。默认为True,复制
逻辑 。
r、允许跨层次逻辑优化(Allow Logic):当此属性为True时,映射忽略任何保持层次的综合过程的属性设置,映射可以通过任何层次
界限进行优化,这个属性是用来保留那些为了仿真而跨越边界的信号 。通过执行这个优化来得到更好的时序性能 。默认为Flase 。
s、映射到输入函数(Map to Input ):指定覆盖Fpga结构的最大函数的大小,从下拉列表中在4(F4MUX)和8(F8MUX)中选择,对V5器件默认设置为
6,而其他器件默认为4 。
t、优化策略( ):指定在映射中覆盖阶段的标准,在覆盖期间,映射过程分配逻辑到CLB函数发生器,从下拉列表中选择:
(1)Area:减少Lut的数量具有最高的优先级(默认) 。
- Xilinx ISE、MicroBlaze系列教程
- ISE14.7 使用Chipscope调试方法
- Xilinx ISE 联合 modelsim 进行功能和时序仿真
- ISE14.7联合Modelsim10.1a设置
- 【轻量级】轻量级网络结构总结
- 老刘历史课之迈锐宝曾经最强的肌肉车 2012款迈锐宝参数配置
- [Weex 学习]Weex Debug模式
- socket参数详解
- 【Kettle从零开始】第二弹之Kettle文件夹与界面介绍
- 【论文笔记】Unsupervised Deep Embedding for Cl